晶格无缺陷的半导体晶体在绝对零度下为绝缘体，其导电性能严重依赖温度。在室温下虽然会存在部分自由电子从价带顶跃迁至导带底，从而形成电子、空穴载流子，使得半导体具有一定的导电性，但由于载流子浓度有限，这类本征半导体（intrinsic semiconductor）的导电性能一般难以满足器件要求，因此在工程实际中很少存在仅仅由本征半导体制备的电力电子器件。
那么，怎么样才能让半导体材料发挥出真正的价值呢？要回答这一问题，绝对无法绕开的一个话题就是掺杂（doping）。
1. 掺杂相关的概念
我们知道，自然界中几乎不存在理想的，无任何缺陷的晶体，半导体晶体也是如此。无论是何种半导体材料，其内难以避免存在位错（dislocations）、杂质原子（impurity atoms）等缺陷（defects）。这些缺陷的存在都使得严格按周期性排列的晶体原子所产生的周期性势场受到破坏，进而在半导体中引入新的电子能级态，这将会严重影响半导体的导电等特性。
由于位错的类型、分布等较难控制，难以精准控制其对半导体导电性能的影响，因此一般希望半导体晶体内位错密度越小越好。
而杂质原子则不同，杂质的种类、含量、分布等都可在半导体晶体的制备过程中通过适当的方法进行控制，进而比较准确控制半导体的导电性能。因此，在工程实际中，人们往往利用掺杂来获取具有目标性能的半导体材料。
掺杂是为控制半导体的性质，人为掺入杂质的工艺过程。掺杂杂质一般为替位式掺杂，即由杂质原子取代晶格位点处的原始原子。所掺入的杂质原子往往具有与半导体原始原子不同的原子结构，尤其是价电子结构，不过二者的价电子结构一般比较接近，如III，V族杂质原子对应于Si，Ge等VI族元素半导体，II，VI族杂质原子对应于III-V族化合物半导体等。
Si(or Ge)中掺杂Ga, As原子示意图
掺有杂质的半导体称为杂质半导体（Doped Semiconductors or extrinsic semiconductor）。根据所掺杂质对半导体内载流子贡献的不同，可将杂质半导体进一步分为N型半导体和P型半导体。
（1）N型半导体
在本征半导体中掺入杂质原子后，如果杂质原子的价电子在与周围原有半导体原子中的价电子形成共价键后，还存在多余的无共价键束缚的价电子（这类价电子很容易形成自由电子），使得半导体内电子浓度高于空穴浓度，则此类半导体称为N型半导体或电子型半导体。如在Si半导体中掺入N、P、As等五价杂质元素。
N型半导体中的杂质原子提供自由电子，因此所对应的杂质称为施主杂质（donor）。自由电子主要由杂质原子提供，其浓度高于空穴浓度，因此自由电子为多数载流子（主要由掺杂形成），而空穴为少数载流子（主要由热激发形成）。
（2）P型半导体
在本征半导体中掺入杂质原子后，如果杂质原子的价电子在与周围原有半导体原子中的价电子形成共价键时，缺少至少一个价电子无法成键（对应的形成至少一个空穴），使得半导体内空穴浓度高于电子浓度，则此类半导体称为P型半导体或空穴型半导体。如在Si半导体中掺入B、Ga、In等三价杂质元素。
P型半导体中所形成的空穴容易俘获自由电子，使得杂质原子形成负离子，因此所对应的杂质称为受主杂质（acceptor）。空穴主要由杂质原子提供，其浓度高于自由电子浓度，因此空穴为多数载流子（主要由掺杂形成），而电子为少数载流子（主要由热激发形成）。
2. 掺杂引起的能级变化
杂质原子的掺入将会在半导体的能带隙中引入新的能级，即杂质能级。
掺杂半导体能带隙中杂质能级的示意图：(a) 施主能级；(b) 受主能级
（1）施主能级
在N型半导体中，施主杂质的存在将会引入施主能级。以在Si中掺入P为例，P原子所带来的多余的电子由于受正离子的吸引，能量较导带电子能量要低，同时，吸引作用比共价键的结合能要弱，因此其能量又比价带电子要高。因此，如上图(a)所示，施主能级位于带隙中，但离导带很近。
此外，由于未参与成键的电子所受束缚力较弱，位于施主能级上的电子只需要吸收较少的能量即可跃迁至导带底处。这一施主向导带释放电子的过程被称为电离。电离后，导带上获得电子，施主本身带正电。
电力所需的最小能量称为电离能，通常对施主杂质而言，其电离能为导带底与施主能级之差。
（2）受主能级
在P型半导体中，受主杂质的存在将会引入受主能级。该能级为空能级，未被电子占据。以在Si中掺入B为例，B原子所导致的多余空位很容易接受价带电子，因此杂质能级更接近价带，如上图(b)所示。
受主能级可以接收来自价带顶的电子，这一过程被称为受主的电离。电力所需要的最小能量即为受主电离能，为价带顶与受主能级之差。电离后，受主得到电子带负电。
Ge, Si, GaAs中不同杂质的能级位置（A：受主；D：施主）
上图给出了Ge, Si, GaAs中不同杂质的能级位置，可以看出，部分杂质能级与导带底或价带顶之间的距离较近，这类能级一般被称为浅能级，如III，V族元素杂质相对于Ge、Si等IV族元素半导体。另外还存在一部分杂质能级距导带底或价带顶较远，被称为深能级。此外，部分杂质原子如Au，Ag，Cu等存在多种杂质能级，既可能是施主能级，同时也可能是受主能级。
3. 杂质对半导体导电性能的影响
杂质在未电离时，均为电中性。电离后，施主失去电子带正电，受主得到电子带负电。
掺入施主后，半导体内电子载流子数目大于空穴载流子，掺入受主的影响则与之相反。
以N型Si半导体为例，在T=300K室温下，本征硅的电子和空穴浓度：n=p=1.4×1010/cm3n=p=1.4\times10^{10}/cm^{3}
掺杂后N型半导体中的自由电子浓度升高，如达到 n=5×106/cm3n=5\times10^{6}/cm^{3}
掺杂后载流子浓度计算公式：
施主能级上的电子浓度 nDn_{D} 为： nD=NDfD(E)=ND/(1+(gD)exp((ED−EF)/k0T))n_{D}=N_{D}f_{D}(E)=N_{D}/(1+(g_{D})exp((E_{D}-E_{F})/k_{0}T))
电离施主浓度 nD+n_{D}^{+} 为： nD+=ND−nD=ND/(1+(gD)exp(−(ED−EF)/k0T))n_{D}^{+}=N_{D}-n_{D}=N_{D}/(1+(g_{D})exp(-(E_{D}-E_{F})/k_{0}T))
受主能级上的空穴浓度 pAp_{A} 为： pA=NAfA(E)=NA/(1+(gA)exp((EF−EA)/k0T))p_{A}=N_{A}f_{A}(E)=N_{A}/(1+(g_{A})exp((E_{F}-E_{A})/k_{0}T))
电离受主浓度 pA−p_{A}^{-} 为： pA−=NA−pA=NA/(1+(gA)exp(−(EF−EA)/k0T))p_{A}^{-}=N_{A}-p_{A}=N_{A}/(1+(g_{A})exp(-(E_{F}-E_{A})/k_{0}T))
上述公式给出了 掺杂半导体中杂质电离所能贡献的电子或空穴浓度。不过，掺杂半导体中杂质的电离情况较为复杂，受杂质种类、浓度、环境温度等多种因素影响。能够电离的杂质原子数以及对半导体内载流子浓度的贡献也较为复杂，需要具体问题具体分析。
不过，根据电离程度的高低，以N型半导体为例，可大致将电离情况分为以下几类：
（1）低温电离区
当温度很低时，只发生少量的杂质电离，只有少量施主杂质电子进入导带，这种情况称为弱电离。此种情形下，从价带依靠本征激发跃迁至导带的电子数更少，可忽略不计。也就是说，导带中的电子可近似认为全部由电离施主杂质提供。
相关的数学推导表明，低温弱电离区费米能级与温度、杂质浓度级杂质种类有关，其随温度的升高线增加后降低。载流子浓度随温度的升高而指数增加。
（2）中间电离区
随着温度的继续升高，费米能级下降，当温度升高使得费米能级与杂质能级相等时， ）exp((ED−EF)/k0T）=1exp((E_{D}-E_{F})/k_{0}T）=1 ，施主杂质有三分之一电离。
（3）强电离区
当温度升高至大部分杂质都电离的时称为强电离，此时 nD+≈NDn_{D}^{+}\approx N_{D} ，费米能级低于杂质能级。当施主杂质全部电离，电子浓度 n0=NDn_{0}= N_{D} ，此时，载流子浓度与温度无关。载流子浓度保持等于杂质浓度的这一温度范围称为饱和载流子。
（4）过渡区
当半导体处于饱和区和完全本征激发之间时称为过渡区。此时，导带电子一部分来源于全部电离的杂质，另一部分由本征激发提供。
（5）高温本征激发区
温度继续升高，本征激发所产生的本征载流子数远远多于杂质电离产生的载流子数。这种情况于未掺杂的本征半导体类似，称为杂质半导体进入本征激发区。
当半导体内载流子浓度发生变化，其导电性质也会发生改变。而为了保证半导体器件在一定温度范围内的性能稳定性，一般希望在该温度范围内半导体内载流子浓度不随温度变化。而能满足这一要求的只有当杂质电离位于强电离区，即载流子浓度等于电离杂质浓度，且维持饱和不变的情形。这也是掺杂半导体能得以广泛应用的另一重要原因。
相关文章：
帅沃集成灶售后服务热线号码-全国各售后号码实时反馈-今-日-资-讯04-22
沃嘉指纹锁售后服务维修号码实时反馈-今-日-更-新04-22
恒发保险柜全国各市售后服务点热线号码实时反馈-今-日-更-新04-22
阿波罗壁挂炉服务号码24小时-售后号码实时反馈-今-日-更-新04-22
梅赛思壁挂炉各24小时售后全国客服受理中心实时反馈-今-日-更-新04-22
智慧人壁挂炉服务号码24小时(今日更新)实时反馈-今-日-更-新04-22